半導体デジタルバックエンド（物理設計）エンジニア/大手Webプラットフォーム企業の求人

【業務概要】
先端プロセス技術を用いたデジタルIC開発において、デジタルバックエンド（物理設計）業務を担当するポジションです。

【具体的な業務】
・フロアプランと電源グリッド設計：高スループット・超並列のハッシュパイプラインや演算ユニットに最適化した、超高密度のカスタムフロアプランと堅牢なPDNを作成
・配置配線（P&R）：Cadence Innovus、またはSynopsys ICC2／Fusion Compilerで配置配線を実行。演算負荷の高いデータパスブロックの面積、配線性、混雑度、配線長を最適化
・クロックツリー合成（CTS）：高周波の演算クラスタ全体で、クロックスキューの最小化、レイテンシの厳密な制御、動的消費電力の低減を実現するクロックツリーを設計・合成・最適化
・物理検証とDRC修正：Cadence Pegasus、Siemens Calibre、Synopsys IC Validatorによる物理検証サインオフ（DRC、LVS、ERC、アンテナ）を主導。先端ノードの複雑な設計ルールを満たすため、自動・手作業でレイアウト修正／DRC修正を実施
・先端プロセスノードでの実装：10nm未満のFinFET／ナノシートプロセスに必要な専用レイアウト技術とDFMガイドラインを適用
・タイミングクロージャとサインオフ：Cadence Tempus／Voltus、またはSynopsys PrimeTime／Ansys RedHawkを用いて、MCMMでの静的タイミング解析（STA）、クロストーク解析、IRドロップ／EM（エレクトロマイグレーション）の電源サインオフ（静的・動的）を実施
・ECOとテープアウト：マスク作成前・後の両段階で機能・タイミングのECOを行い、最終サインオフ済みのGDSII／OASISをファウンドリへ納品

【ポジションの魅力】
・最先端プロセス（5nm / 3nm / 2nm等）を用いたASIC開発に携わることができます。
・演算法の極限を追求するカスタム構造データパスの設計から関わることで、高度なハードウェアアーキテクトとしてのキャリアを築けます。
・業界標準かつ最先端のEDAツール環境が整っており、技術的な設計・検証・合成業務に集中できます。

【必須スキル】
・物理設計の実務経験（関連するインターン経験、大学でのテープアウト経験、P&R／レイアウト関連の高度な履修経験のある方も対象）
・先端プロセスノード（7nm、5nm、3nm等）での物理実装の実績
・多国籍メンバーで構成されるプロジェクトにおける英語による業務コミュニケーション能力
・主要P&Rツール（Cadence Innovus、またはSynopsys ICC2／Fusion Compiler）の専門知識
・物理検証サインオフツール（Cadence Pegasus、Siemens Calibre、Synopsys IC Validator）の実務スキルとDRCのデバッグ・修正実績
・カスタムフロアプラン、混雑度解析、マクロ配置、電源グリッド合成のスキル
・CADフローやレイアウトユーティリティを自動化するスクリプトスキル（TCL、Python、シェルスクリプト等）

【歓迎スキル】
・暗号資産マイニング用ASIC、GPU、またはデータパス中心のHPCチップの開発経験
・インタラクティブなP&Rレイアウト環境内で物理検証デッキを実行した経験
・大電流・低電圧のシリコンアーキテクチャ向け電源グリッド最適化の経験
・静的タイミング解析および電力解析の実務知識
・物理設計フローへのDFT統合（スキャン挿入、バウンダリスキャン、MBIST）の知識

【求める人物像】
・高い目標やターゲットに対して挑戦的に取り組める方
・スピード感を持って物事に取り組める方

●時代に合わせた柔軟なサービス展開
●動画、オンラインゲーム、通販、レンタル、電子書籍、英会話、3Dプリント、FX/CFD、ソーラーパネル　など