半導体/FPGAのデジタル論理設計・検証エンジニア/大手Webプラットフォーム企業の求人

【業務概要】
半導体ファブレス設計企業でのポジションです。先端プロセス技術を用いた製品開発を推進していくため、デジタルIC設計の専門知識と経験を持つエンジニアを募集しています。

【具体的な業務】
・構造データパス／RTL設計：演算負荷の高い暗号エンジン（ハッシュパイプライン、剰余演算ロジック、加算器、コンプレッサツリー等）向けに、高速な構造記述のVerilog／SystemVerilog RTLを設計・記述
・低消費電力設計と最適化：細粒度クロックゲーティング、オペランド分離、電力を意識した論理構成、活性化率の低減などの手法で、J/THを最適化
・テストベンチ開発とシミュレーション：SystemVerilogでテストベンチを構築し、指向性テストと制約付きランダムテストを作成して、あらゆるエッジケースで演算ロジックを検証
・FPGAプロトタイピング／エミュレーション：ASIC向けRTLをFPGAへ移植・適合。FPGAの論理合成、配置配線、タイミングクロージャ、リアルタイムのハッシュ高速化テストに向けたハードウェア立ち上げ
・シミュレーションデバッグとカバレッジ：業界標準ツールでRTLシミュレーションの回帰テストを実行し、波形ビューアで機能不良をデバッグ。コード／機能カバレッジを達成
・フロントエンド品質と論理合成：Lint、CDC、RDCを実施。SDC制約を記述し、初期論理合成でPPAのトレードオフを評価
・バックエンドへの引き渡し：物理設計エンジニアと連携して重要データパスブロックのフロアプラン方針を示し、GLS検証を支援

【ポジションの魅力】
・最先端プロセス（5nm / 3nm / 2nm）でのフロントエンド設計・論理合成経験を得ることができます。
・「マイクロアーキテクチャ定義 RTL設計 シミュレーション・テストベンチ構築 論理合成 FPGAプロトタイピング」まで、一貫してプロジェクトをリードできる裁量権があります。
・実績ある製品の次世代プロジェクトに携わることが可能です。

【必須スキル】
・デジタルASICフロントエンド設計、検証、FPGAプロトタイピングの実務経験0 3年以上（関連する履修科目、研究室でのプロジェクト、インターン経験のある新卒者の応募も歓迎）
・構造データパス：高速・演算集約型の構造データパスアーキテクチャおよび多段パイプライン論理の設計実績
・FPGAプロトタイピング：ベンダーツールでASIC RTLをFPGAに実装した直接の経験（タイミングクロージャ、HILデバッグを含む）
・RTLシミュレーションとテストベンチ検証：SystemVerilog／Verilogでのテストベンチ構築とRTLシミュレーションに関する高い専門性
・低消費電力設計：動的電力削減、クロックゲーティング戦略、グリッチ抑制、オペランド分離等への十分な理解
・EDAツール：シミュレーション／デバッグツールおよび静的チェックツールの習熟
・スクリプト：シミュレーション回帰テストの自動化やFPGAフロー用の、Python、TCL、Perlのスキル
・英語コミュニケーション力：多国籍メンバーで構成されるプロジェクトのため、英語による円滑な業務コミュニケーションができる方

【歓迎スキル】
・暗号ハードウェアアクセラレーション、または暗号資産マイニングチップ設計の経験（SHA-256、Blake、SHA-3、独自ハッシュパイプライン等）
・論理合成後のFPGAボード立ち上げ、ロジックアナライザ、JTAGデバッグツールの実務経験
・DFTの基礎知識：スキャンチェーン、MBIST、テストクロッキング等
・UVM（業界標準の検証手法）またはSVA（SystemVerilogアサーション）の使用経験

【求める人物像】
・高い目標・ターゲットに対して挑戦的に取り組める方
・スピード感を持って物事に取組める方

●時代に合わせた柔軟なサービス展開
●動画、オンラインゲーム、通販、レンタル、電子書籍、英会話、3Dプリント、FX/CFD、ソーラーパネル　など